视频教程学习资料分享与下载平台FPGA资深FAE的经验独白
admin 发布于 2021-06-14
摘要 看似简单的几个问题，Andrew却回答的井井有条，小编已经没有办法有什么其他词语去形容了。本文Andrew不仅仅对FPGA入门学习流程做了详细的分享，更是对FPGA开发工作的要求分成大公司和小公司两个层面来分析。你能想象曾经从一个疏忽学业的人成为一名资深FAE的嘛？ 采访：...
阅读(0)评论(0)赞 (0)
24小时更新：15篇 一周更新：78篇最新发布
关于状态机的编码（独热码和格雷码）
admin 发布于 2021-06-14
在设计状态机时有几种状态编码方法：二进制，格雷码（gray）和独热码（one hot code）。他们各有各的优点。 独热 格雷 二进制 4’b0001 2’b00 2‘b00 4’b0010 2’b01 2’b01 4’...
阅读(0)评论(0)赞 (0)
有些人注定是你生命中的过客
admin 发布于 2021-06-14
本帖最后由 51黑bing 于 2016-3-22 22:53 编辑 来来往往的人群中,某些人注定会成为你生命中的过客.有些经历储存在记忆深处中不想触摸.时间它会抚平那些印记.我只是不知道自己需要多长时间来忘却.没有人穿越心灵的旷野走进过我的灵魂.我的傻...
阅读(0)评论(0)赞 (0)
Verilog三段式状态机描述及模版
admin 发布于 2021-06-14
时序电路的状态是一个状态变量集合，这些状态变量在任意时刻的值都包含了为确定电路的未来行为而必需考虑的所有历史信息。 状态机采用VerilogHDL语言编码，建议分为三个always段完成。 三段式建模描述FSM的状态机输出时，只需指定case敏感表为次态寄存器，&n...
阅读(0)评论(0)赞 (0)
FPGA大公司面试笔试数电部分，看看你会多少
admin 发布于 2021-06-14
1：什么是同步逻辑和异步逻辑？（汉王） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 答案应该与上面问题一致 〔补充〕：同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态...
阅读(2)评论(0)赞 (0)
Can’t place multiple pins assigned to pin location Pin …
2admin 发布于 2021-06-14
关于FPGA逻辑引脚分配错误： Can’t place multiple pins assigned to pin location Pin … 今天无聊，分享一下最近遇到的问题，解决方法，供大家遇到同样的问题时，快速解决。 调试485板卡，编写逻辑，用的...
阅读(0)评论(0)赞 (0)
FPGA学习-高性能计数器IP核调用与验证
9admin 发布于 2021-06-14
1、利用Quartus II自带的计数器IP核来熟悉怎么使用Quartus II的IP核。 2、使用计数器IP核的步骤（具体过程参考视频，这里贴出几张比较重要的步骤以及解释） 这一步不能勾选，否则会出现其他问题（暂时还不明白是咋回事） &...
阅读(0)评论(0)赞 (0)
FPGA学习-3-8译码器设计验证
7admin 发布于 2021-06-14
[组合逻辑] 源程序：可以认为 led_test 就是一个芯片 module led_test(a, b, c, out); input a; ...
阅读(0)评论(0)赞 (0)
敏锐女生手账体字体
admin 发布于 2021-06-13
敏锐女生手账体字体是一款适合手写艺术和广告设计的字体，由站长素材整理发布,站长字体下载大全提供精选中英文字体素材。
阅读(844)评论(0)赞 (0)
潮字社国风鸿书字体
admin 发布于 2021-06-13
潮字社国风鸿书字体是一款适合手写艺术和广告设计的字体，由站长素材整理发布,站长字体下载大全提供精选中英文字体素材。
阅读(856)评论(0)赞 (0)
一周热门排行