视频教程学习资料分享与下载平台VHDL实现3-8译码器的简单实例
admin 发布于 2021-07-16
简单的3-8译码器VHDL文件实现。附带程序。
阅读(7406)评论(0)赞 (5)
24小时更新：0篇 一周更新：0篇最新发布
Verilog HDL中数据类型及其常量、变量
admin 发布于 2021-07-16
Verilog HDL中总共有十九种数据类型,数据类型是用来表示数字电路硬件中的数据储存和传送元素 的。在本教材中我们先只介绍四个最基本的数据类型,它们是： reg型、wire型、integer型、parameter型 其它数据类型在后面的章节里逐步介绍，师兄们也可以查阅附录中V...
阅读(7598)评论(0)赞 (0)
EDA实训出租车计费器实训报告与Verilog HDL程序
5admin 发布于 2021-07-16
本文件内容为EDA实训，出租车计费器。乘客只需按照计费器付钱就好，不会让司机乱叫价，按路程收费。 实训题目：出租车计费器的设计 1 概述 1.1 设计要求 1.1.1 设计任务 设计并制作一台出租车计费器 1.1.2 性能指标要求 ① 用EDA实训仪的I/O...
阅读(8282)评论(0)赞 (0)
学习FPGA,选择VHDL还是Verilog
admin 发布于 2021-07-16
HDL？这是一个初学者最常见的问题。其实两种语言的差别并不大，它们的描述能力也类似。掌握其中一种语言以后，可以通过短期的学习，较快的学会另外一种语言。选择何种语言主要还是看周围的人群的使用习惯，这样便于日后的学习和交流。当然，如果是集成电路(ASIC)设计人员，则必须首先掌握 V...
阅读(7564)评论(0)赞 (0)
QuartusII设计的数字日历 附verilogHDL源程序
13admin 发布于 2021-07-16
设计并制作一台数字日历。 1.1.2 性能指标要求 ① 用EDA的I/O设备和PLD芯片实现数字日历的设计。 ② 数字日历能够显示年、月、日、时、分和秒。 ③ 用EDA上的8只八段数码管分两屏分别显示年、月、日和时、分、秒，即在一定时间段内显示年、月、日（如20080101），然...
阅读(7566)评论(0)赞 (0)
基于FPGA的洗衣机控制器设计 VHDL程序
7admin 发布于 2021-07-16
设计环境语言 2.1.1 Max+plusII 如图2.1所示，MAX+PLUS II是Altera公司的全集成化可编程逻辑设计环境。MAX+plus II 界面友好，使用便捷，被誉为业界最易用易学的EDA软件。MAX+plus II支持原理图、VHDL和Verilog语言文本文...
阅读(7540)评论(0)赞 (0)
出租车计费器verilog HDL源程序
9admin 发布于 2021-07-16
设计并制作一台出租车计费器。 1.1.2 性能指标要求 ① 用EDA实训仪的I/O设备和PLD芯片实现出租车计费器的设计。 ② 出租车起步开始计程和计费，计程系统按实际公里数计程，计费系统首先显示起步价（如7.0），车行驶2km以内，只收起步价7元。 ③ 出租车行驶超过2km后，...
阅读(7516)评论(0)赞 (0)
FPGA+DSP的高速AD采集处理开发详解
36admin 发布于 2021-07-15
一、案例说明 Kintex-7 FPGA使用SRIO IP核作为Initiator，通过AD9613模块采集AD数据。AD9613采样率为250MSPS，双通道12bit，12bit按照16bit发送，因此数据量为16bit * 2 * 250M = 8Gbps； AD数据通过S...
阅读(8360)评论(0)赞 (0)
verilog源码资料-FIR滤波器设计
1admin 发布于 2021-07-15
51hei.png (4.06 KB, 下载次数: 7) 下载附件 保存到相册 2020-12-13 16:56 上传
阅读(8270)评论(0)赞 (0)
DDS原理简介(中文).pdf
1admin 发布于 2021-07-15
51hei.png (78.56 KB, 下载次数: 1) 下载附件 保存到相册 2020-12-10 22:26 上传
阅读(7040)评论(0)赞 (0)
一周热门排行